MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP5304277

Publication date:

1993-11-16

Inventor:

YAMAMOTO HIROTAKA; others: 01

Applicant:

ROHM COLTD

Classification:

- international:

H01L27/115: H01L27/112

- european:

Application number:


JP19920110050 19920428

Priority number(s):

Abstract of JP5304277

products by introducing impurities controlling threshold voltage into a read-only memory element and writing two states. CONSTITUTION: Impurities controlling first threshold voltage for forming the state of 1 are introduced into the position of the formation of a ROM element, and a P<+> type first threshold voltage controlling impurity region 10 is formed. Impurities controlling second threshold voltage are induced into a section, in which the state of 0 is written, in a ROM element section, and a second threshold voltage controlling impurity region 11 in high concentration is formed. A first polysilicon film 5, an inter-layer insulating film 6 and a second polysilicon film 7 are shaped in the same process as other flash memory elements, thus forming a gate electrode. Accordingly, a semiconductor device, to which the flash memory elements and the previously written ROM element are also shaped, is obtained only by adding impurity introducing processes in two processes to a conventional manufacturing process.

PURPOSE:To enable read without write after



Also published as:

US5403764 (A1)

Data supplied from the esp@cenet database - Worldwide

(18)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平5-304277

(43)公開日 平成5年(1993)11月16日


			•		
(51) Int. Cl. 5	į	識別記号	庁内整理番号	FΙ	技術表示箇所
H 0 1 L	27/115				· .
	27/112		•		
			8728 - 4 M	H01L	27/10 4 3 4
			8728 — 4 M		4 3 3
	審査請求	未請求 請求	項の数2		(全4頁)
(21)出願番号	特願平4-110050			(71)出願人	000116024
(/				(1-7-37)	ローム株式会社
(22)出願口	2)出願日 平成4年(1992)4月28日				京都府京都市右京区西院溝崎町21番地
(== / [[] [] [] []				(72)発明者	
				(1-7)0731	京都市右京区西院溝崎町21番地 ローム株
					式会社内
		•		(72)発明者	
•				(1-738/31	京都市右京区西院溝崎町21番地 ローム株
					式会社内
				(74)代理人	

(54) 【発明の名称】半導体装置の製法

(57)【要約】

【目的】 フラッシュメモリ索子と読出し専用メモリ索子とを併有する半導体装置の読出し専用メモリ索子を半導体装置の製造工程中に書き込んで、製品化後に書き込まなくても読み出せる半導体装置の簡単な製法を提供する。

【構成】 フラッシュメモリの製造工程中で、ゲート電極5 (フローティングゲート) 形成前にROM素子部分のみ第1のスレッショルド電圧制御用不純物を導入する工程と第2のスレッショルド電圧制御用不純物を導入する工程とを追加してROM素子部分の書込みを行い、他はフラッシュメモリ素子と同じ工程で製造する。



【特許請求の範囲】

【請求項1】、電気的に魯込み、読出し、消去可能な不 揮発性メモリ索子と読出し専用のメモリ索子とを有する 半導体装置の製法であって、前記読出し専用のメモリ素 子がスレッショルド電圧を制御する不純物の導入により 「0」または「1」の2状態の書込みが行われ、他のエ 程は前記不揮発性メモリ索子と同一工程で形成されてな る半導体装置の製法。

【請求項2】 前記読出し専用のメモリ索子の2状態の 魯込みが、半導体基板に各索子間分離絶縁膜形成後前記 10 読出し専用メモリ索子部分全体に不純物が導入されて第 1のスレッショルド電圧を制御し、さらに第2の状態を 書き込む読出し専用メモリ素子部分のみを露出して前記 **不純物が導入されて第2のスレッショルド電圧を制御し** てなされることを特徴とする請求項1記載の半導体装置 の製法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製法に関す る。さらに詳しくは、不揮発性メモリ(フラッシュメモ 20 リ) 索子を有する半導体装置の中に読出し専用(RO M) 累子を作り込む半導体装置の製法に関する。

[0002]

【従来の技術】従来より、電気的に書込み、読出し、消 去可能な不揮発性メモリとして、フローティングゲート 蓄積形のメモリ素子が用いられており、この種フラッシ ュメモリ索子のゲート構造としては、フローティングゲ ートおよびコントロールゲートがポリシリコン膜により 形成され、その2層間にシリコン酸化膜やチッ化膜など からなる層間膜が配設されたポリシリコン膜ー絶縁膜ー ポリシリコン膜の構造とされている。

【0003】このようなフラッシュメモリ索子の構造を 図5に示す。図5において、半導体基板1の表面にゲー ト絶縁膜としてのシリコン酸化膜4が形成され、その上 に順次ポリシリコン膜からなるフローティングゲート 5、シリコン酸化膜からなる層間膜6、ポリシリコン膜 からなるコントロールゲート7が積層されてゲート電極 の両側のp型のシリコン半導体基板1にn型の不純物拡 散領域が形成されてソース領域2、ドレイン領域3が形 成されている。

【0004】また基板表面には索子間分離用のLOCO S酸化膜8が形成され、さらにソース領域2の下層には 耐圧を向上させるためにn-の低濃度領域9が形成され ている。叙上のように構成されるフラッシュメモリ索子 にデータの書込みを行うばあい、ドレイン領域3とコン トロールゲート7のあいだに電圧を印加してフローティ ングゲート5へ電子を注入し、注入量を2種類に変えて 「1」の状態と「0」の状態の書込み操作を行ってい

ングゲート5に注入したホットエレクトロンをコントロ ールゲート7とソース領域2間に逆の電圧を印加するこ とによりホットエレクトロンが排出され、記憶の消去が 行われ、再度書込みをすることができる。

【0006】従来、この魯込み、消去が可能なフラッシ ュメモリ索子と一旦書き込めば消去しないで読出し専用 とするメモリ索子(ROM)を1つの半導体装置の中に 併存されるばあいが多いが、半導体装置の製造プロセス **簡略化のため、ROMを形成するばあいもすべて書込** み、消去可能なフラッシュメモリとして製造され、半導 体装置の製品化後に電気的に書き込んでROMとして使 用されている。

[0007]

【発明が解決しようとする課題】従来のフラッシュメモ リ素子とROM素子を有する半導体装置では前述のよう に両メモリ索子が同一工程で製造されているため、RO Mについても一旦書込みを行わないとメモリとして使用 することができず、使用段階で書込みを行わなければな らないという問題がある。

【0008】本発明では叙上の問題を解消するため、フ ラッシュメモリ素子を有する半導体装置の中に、半導体 装置の製造プロセスで書込み操作を行ってROM索子を 作製する半導体装置の製法を提供することを目的とす る。

[0009]

【課題を解決するための手段】本発明の半導体装置の製 法は、電気的に書込み、読出し、消去可能な不揮発性メ モリ素子と読出し専用のメモリ素子とを有する半導体装 置の製法であって、前記読出し専用のメモリ索子がスレ ッショルド電圧を制御する不純物の導入により「0」ま たは「1」の2状態の書込みが行われ、他の工程は前記 不揮発性メモリ索子と同一工程で形成されてなるもので ある。

[0010]

30

【作用】本発明によれば、通常のフラッシュメモリ索子 の製造工程の途中で、ゲート電極形成前に不純物のイオ ン注入の工程を2回増やしてゲート電極下の不純物濃度 を異ならせているため、スレッショルド電圧が変えら れ、「1」の状態と「0」の状態を半導体装置の製造プ ロセス中に書き込むことができ、製品後の書込みを行わ なくても、ただちにROMとして作動する。

[0011]また半導体装置の中に、 書込み可能なフラ ッシュメモリ索子の部分も通常の製造工程のままで形成 でき、フラッシュメモリ素子は従来通り形成でき、フラ ッシュメモリ索子と半導体装置の製造プロセスで書込み を行ったROMを併用した半導体装置が容易にえられ る。

[0012]

【実施例】本発明によるフラッシュメモリ索子とROM 【0005】このフラッシュメモリ索子は、フローティ 50 素子を有する半導体装置のROM索子部分について、

20

「1」の状態と「0」の状態を形成する方法を図面を参 照しながら説明する。

【0013】まず、図1に示すように半導体基板1の表 面に索子間分離用のLOCOS酸化膜8を熱酸化法など により、各索子間に形成して索子間分離を行う。この形 成はたとえば、p型半導体基板1に周知のチッ化膜など 酸化防止膜をLOCOS酸化膜8形成場所以外に形成し て約1100℃で約90分間の熱処理により行う。

【0014】つぎに、ROM索子形成場所に「1」の状 態を形成するための第1のスレッショルド電圧を制御す 10 る不純物を導入する。具体的には、図2に示すように前 記半導体基板1の表面からポロンなどのp型の不純物を 全面に打込む。これにより、不純物は膜厚の薄いシリコ ン酸化膜4を通過して下層の半導体基板内部に導入され p⁺型の第1のスレッショルド電圧制御用不純物領域10 を形成する。ボロンの打込み条件は、たとえば打込みエ ネルギーが40~50keV、ドーズ量1E12~3E12atom s cm⁻²で行われ、10¹⁶~10¹⁷cm⁻³の高濃度の第1のスレ ッショルド電圧制御用不純物領域10が形成され、スレッ ショルド電圧を1Vにすることができる。

【0015】つぎに、ROM索子部分で第2の状態であ る「0」の状態を書き込む部分のみが露出するように他 をマスクして、第2のスレッショルド電圧を制御する不 純物を導入する。具体例としては、図3に示すように、

「1」の状態を形成する左側のセル部分上部をレジスト 膜12により被覆したのち、再度ポロンイオンの打込みを 行う。ボロンイオンの打込み条件は、たとえば打込みエ ネルギー40~50keV、ドーズ量5E12~1E13atoms cm^{-2} で打込むことにより、「0」の状態を形成する右側 のセル部分にさらに高濃度の第2のスレッショルド電圧 30 制御用不純物領域11が形成される。その濃度は1017~10 18cm-3程度に増し、スレッショルド電圧を7V位にする ことができる。以上の2条件で不純物を導入することに より、「1」の状態と「0」の状態の2状態の書込みが できる。

【0016】そののち、他のフラッシュメモリ索子と同 じ工程で、第1のポリシリコン膜5、層間絶縁膜6、第 2のポリシリコン膜7が順次形成され、パターニングに よりゲート電極が形成される。ROM素子としてはゲー ト電極は1層で形成されればよく、このような形成にす 40 る必要はないのであるが、この半導体装置の他のセル部 分にはフラッシュメモリ累子が形成されており、ROM 索子形成のための単独の製造工程を最小限に抑えるのが 本発明の目的であるため、フラッシュメモリ索子と同工 程で形成している。すなわち、第1のポリシリコン膜が フラッシュメモリ索子でフローティングゲートになり、 第2のポリシリコン膜がフラッシュメモリ索子でのコン トロールゲートになるものである。この構成でROM素 子のゲート電極も第1のポリシリコン膜5と第2のポリ シリコン膜7の2層で形成されるが、第1のポリシリコ 50

ン膜にエレクトロン注入は行われず、第2のポリシリコ ン膜に制御電圧が印加されれば、層間膜6を介して第1 のポリシリコン膜に電子が誘起され該誘起された電子が さらにゲート絶縁膜4を介してチャネル領域に作用し、 「1」、「0」の状態を読み出すことができ、ROM索 子としての動作に何ら不都合はない。

【0017】さらにそののち、前述の不純物と異なる導 電型の不純物が前記ゲート電極の両側に形成され、ソー ス領域2、ドレイン領域3としてトランジスタ部分が構 成される。

【0018】具体例としては、図4に示すように、CV D法などにより第1のポリシリコン膜5、シリコン酸化 膜またはシリコンチッ化膜などの層間膜6、第2のポリ シリコン膜7がそれぞれ $0.2~\mu m$ 、 $0.03\mu m$ 、 $0.4~\mu m$ の厚さで順次既知の方法により形成され、パターニング されて図4に示すように、チャネル領域(スレッショル ド電圧制御用不純物領域)10、11上にゲート電極として 形成される。さらに、たとえばリンイオンがイオン打込 みされることにより、チャネル領域の両側にn⁺型の高 濃度不純物領域が形成されてそれぞれソース領域2、ド レイン領域3が形成され、ROM素子が形成される。

【0019】このソース領域2、ドレイン領域3はフラ ッシュメモリ索子でも同様に形成され、全く同じ工程で 形成される。また他の電極膜などのすべての製造工程は 従来のフラッシュメモリ索子の製造工程と同じである。 したがって、本発明によれば、従来のフラッシュメモリ 素子を有する半導体装置の製造工程に、2工程の不純物 導入工程を追加するだけで、フラッシュメモリ索子のみ ならず書込み済みのROM索子も形成された半導体装置 がえられる。

【0020】なお、前述の実施例では不純物の導入をイ オン注入で行う例で説明したが、イオン注入法に限ら ず、他の拡散などにより不純物が導入されてもよい。

【発明の効果】本発明によれば、フラッシュメモリ素子 と読出し専用メモリ素子を有する半導体装置の製造工程 で、わずかの工程を追加するだけで書込み済みの読出し 専用のメモリ索子が形成され、使用段階で書込みをしな くても直ちに読出しを行うことができ、使用し易いとい う効果がある。

【0022】さらにこのROM索子部分は書込みの必要 がないため、ゲート絶縁膜を薄く制御する必要がなく (従来100 ±10オングストロームに形成しなければなら なかったのが200 ~300 オングストロームの範囲でよ い)、他の周辺トランジスタのゲート絶縁膜と同様に形 成すればよく、製造作業がし易く信頼性も向上する。 【0023】さらに、このROM素子部分ではデータの

消去の必要もないため、ソース領域に高耐圧がかかるこ とがなく、ソース領域に高耐圧用の低濃度領域を形成す

る必要もなく、製造条件が簡略化される。

6

【図面の簡単な説明】

【図1】本発明の半導体装置の2つの状態のROM索子部分の製造工程を示す断面説明図である。

5

【図2】本発明の半導体装置の2つの状態のROM素子部分の製造工程を示す断面説明図である。

【図3】本発明の半導体装置の2つの状態のROM索子部分の製造工程を示す断面説明図である。


【図4】本発明の半導体装置の2つの状態のROM索子部分の製造工程の最終工程を示す断面説明図である。

【図5】従来のフラッシュメモリ索子の構造を示す断面 説明図である。


【符号の説明】

- 1 半導体基板
- 2 ソース領域
- 3 ドレイン領域
- 8 LOCOS酸化膜
- 10 第1スレッショルド電圧制御用不純物領域
- 11 第2スレッショルド電圧制御用不純物領域


[図1]




[図3]



[図2]



[図4]



[図5]

